運算放大器為什么不能用作比較器？
?比較器用于開環系統，旨在從其輸出端驅動邏輯電路，以及在高速條件下工作，通常比較穩定。
? ?? ???運算放大器過驅時可能會飽和，使得恢復速度相對較慢。施加較大差分電壓時，很多運算放大器的輸入級都會出現異常表現，實際上，運算放大器的差分輸入電壓范圍通常存在限制。運算放大器輸出也很少兼容邏輯電路。? ?? ?? ?? ?? ??
? ?? ???但是仍有很多人試圖將運算放大器用作比較器。這種做法在低速和低分辨率時或許可行，但是大多數情況下結果并不理想。今天小編就給大家說說這“結果并不理想”的原因~
? ?? ???1? ?? ???
? ?? ???速度不同? ?? ???
? ?? ???大多數比較器速度都很快，不過很多運算放大器速度也很快。為什么將運算放大器用作比較器時會造成低速度呢？
? ?? ???比較器用于大差分輸入電壓，而運算放大器工作時，差分輸入電壓一般會在負反饋的作用下降至最低。當運算放大器過驅時，有時僅幾毫伏也可能導致過載，其中有些放大級可能發生飽和。這種情況下，器件需要相對較長的時間從飽和中恢復，因此，如果發生飽和，其速度將比始終不飽和時慢得多(參見圖1)。
? ?? ???過驅運算放大器的飽和恢復時間很可能遠遠超過放大器的正常群延遲，并且通常取決于過驅量。由于僅有少數運算放大器明確規定從不同程度過驅狀態恢復所需的時間，因此，一般說來，有必要根據特定應用的具體過驅情況，通過實驗確定放大器的特性。
? ?? ???對這類實驗的結果應持謹慎態度，通過比較器(運算放大器)的傳播延遲值(用于最差條件下的設計計算)應至少為所有實驗中最差值的兩倍。
? ?? ???2? ?? ???
? ?? ???輸出作用不同? ?? ???
? ?? ???比較器的輸出端用于驅動特定邏輯電路系列，運算放大器的輸出端則用于在供電軌之間擺動。
? ?? ???通常，運算放大器比較器驅動的邏輯電路不會共用運算放大器的電源，運算放大器軌到軌擺動可能會超出邏輯供電軌，很可能會破壞邏輯電路，引起短路后還可能會破壞運算放大器。
? ?? ???有三種邏輯電路必須考慮，即ECL、TTL和CMOS——
? ?? ???ECL是一種極快的電流導引邏輯系列?；谏鲜鲈颍攽弥猩婕癊CL的最高速度時，運算放大器不太可能會用作比較器，因此，通常只需注意從運算放大器的信號擺幅驅動 ECL邏輯電平，因雜散電容造成的額外速度損失并不重要。只需采用三個電阻即可，如圖 2所示。
? ?? ???圖中選用了R1、R2和R3，當運算放大器輸出為正值時，柵級電平為–0.8 V，當輸出較低 時，柵級電平為–1.6 V。ECL有時候采用正電源而不是負電源(即另外一個供電軌接地)，采用的基本接口電路相同，但是數值必須重新計算。
? ?? ???雖然CMOS和TTL輸入結構、邏輯電平和電流差別很大(盡管有些CMOS明確規定可以采用 TTL輸入電平工作)，但由于這兩種邏輯電路都在邏輯0(接近0 V)和邏輯1(接近5 V)時工作，因此非常適合采用相同的接口電路。
圖3：驅動TTL或CMOS邏輯電路的運算放大器比較器
? ?? ???最簡單的接口采用單個N溝道MOS晶體管和一個上拉電阻RL，如圖3所示。用NPN晶體管、RL ，外加一個晶體管和二極管也可以組成類似的電路。這些電路簡單、廉價且可靠，還可以連接多個并聯晶體管和一個RL ，實現“線或”功能，但是0-1轉換的速度取決于RL 值和輸出節點的雜散電容。RL 值越低，速度越快，但是功耗也會隨之增加。通過采用兩個 MOS器件、一個P溝道和一個N溝道，可以組成一個只需兩個器件的CMOS/TTL接口，每種狀態下都沒有靜態功耗(參見圖4)。
圖4：內置CMOS驅動器的運算放大器比較器
此外，只需改變器件的位置，就可以設置成反相或同相。但是，當兩個器件同時打開時，開關過程中勢必會產生較大的浪涌電流，除非采用集成高通道電阻的MOS器件，否則就可能需要使用限流電阻來減小浪涌電流的影響。該圖和圖3中的應用所采用的MOS器件柵源擊穿電壓VBGS在每個方向都必須大于比較器的輸出電壓。MOS器件中常見的柵源擊穿電壓值VBGS > ±25 V，這一數值通常綽綽有余，但是很多MOS器件內置柵級保護二極管，會減小這一數值，所以這些器件不應采用。
? ?? ???3? ?? ???
? ?? ???輸入考慮因素
? ?? ???對于用作比較器的運算放大器，還需考慮與其輸入相關的多種影響因素。工程師對所有運算放大器和比較器做出的第一級假設是：它們具有無窮大的輸入阻抗，并且可視為開路(電流反饋(跨導)運算放大器除外，這種運算放大器同相輸入端具有高阻抗，但反相輸入端只有幾十歐姆的低阻抗)。
? ?? ???但是很多運算放大器(尤其是偏置補償型運算放大器，如OP-07及其很多后繼產品)都內置保護電路，以防止大電壓損壞輸入器件。
? ?? ???其它運算放大器則內置更復雜的輸入電路，在施加的差分電壓小于幾十毫伏時只具有高阻抗，或者在差分電壓大于幾十伏時可能會損壞。因此，將運算放大器用作比較器時，如果施加大差分電壓，必須仔細研究數據手冊，才能確定輸入電路的工作方式。(采用集成電路時，務必研究數據手冊，確保其非理想特性(每個集成電路都存在一些非理想特性)兼容推薦的應用——本文中這點尤為重要。)圖5所示為內置防止大差分電壓輸入二極管的運算放大器。
圖5：具有保護功能的運算放大器輸入結構
? ?? ???當然，有一些比較器應用不存在大差分電壓，即使存在，比較器輸入阻抗相對而言也不太重要。這種情況適合將運算放大器用作比較器，其輸入電路表現為非線性，但是涉及的問題必須考慮，不能忽視。
? ?? ???對BIFET運算放大器而言，如果其輸入接近其中一個電源(通常為負電源)，幾乎都會表現異常。其反相和同相輸入可以互換。如果運算放大器用作比較器時發生這種情況，涉及的系統相位將會反轉，造成極大不便。要解決這一問題，還是必須仔細閱讀數據手冊，確定合適的共模范圍。
? ?? ???而且，沒有負反饋意味著與運算放大器電路不同，輸入阻抗不必乘以開環增益。因此，輸入電流會隨著比較器開關而變化。因此，驅動阻抗和寄生反饋對影響電路穩定性起著重要作用。負反饋往往會使放大器保持在線性區域內，正反饋則會使其飽和。
? ?? ???最后的建議
? ?? ???運算放大器設計的目的不是用作比較器，因此，不太建議這種做法。盡管如此，在某些應用中，將運算放大器用作比較器卻是正確的設計決策，關鍵是要慎重考慮后再做出決策，并確保所選運算放大器能達到預期的性能。因此，必須仔細閱讀數據手冊，認真考慮非理想運算放大器性能的影響，并計算出運算放大器參數對應用的影響。由于運算放大器以非標準方式使用，可能還必須進行某些實驗——實驗所用的放大器不一定具有典型性，因此，解讀實驗結果時不宜過于樂觀。? ?? ??
? ?? ???運算放大器過驅時可能會飽和，使得恢復速度相對較慢。施加較大差分電壓時，很多運算放大器的輸入級都會出現異常表現，實際上，運算放大器的差分輸入電壓范圍通常存在限制。運算放大器輸出也很少兼容邏輯電路。? ?? ?? ?? ?? ??
? ?? ???但是仍有很多人試圖將運算放大器用作比較器。這種做法在低速和低分辨率時或許可行，但是大多數情況下結果并不理想。今天小編就給大家說說這“結果并不理想”的原因~
? ?? ???1? ?? ???
? ?? ???速度不同? ?? ???
? ?? ???大多數比較器速度都很快，不過很多運算放大器速度也很快。為什么將運算放大器用作比較器時會造成低速度呢？
? ?? ???比較器用于大差分輸入電壓，而運算放大器工作時，差分輸入電壓一般會在負反饋的作用下降至最低。當運算放大器過驅時，有時僅幾毫伏也可能導致過載，其中有些放大級可能發生飽和。這種情況下，器件需要相對較長的時間從飽和中恢復，因此，如果發生飽和，其速度將比始終不飽和時慢得多(參見圖1)。
? ?? ??
? ?? ???圖1：放大器用作比較器時的放大器速度飽和效應? ?? ???過驅運算放大器的飽和恢復時間很可能遠遠超過放大器的正常群延遲，并且通常取決于過驅量。由于僅有少數運算放大器明確規定從不同程度過驅狀態恢復所需的時間，因此，一般說來，有必要根據特定應用的具體過驅情況，通過實驗確定放大器的特性。
? ?? ???對這類實驗的結果應持謹慎態度，通過比較器(運算放大器)的傳播延遲值(用于最差條件下的設計計算)應至少為所有實驗中最差值的兩倍。
? ?? ???2? ?? ???
? ?? ???輸出作用不同? ?? ???
? ?? ???比較器的輸出端用于驅動特定邏輯電路系列，運算放大器的輸出端則用于在供電軌之間擺動。
? ?? ???通常，運算放大器比較器驅動的邏輯電路不會共用運算放大器的電源，運算放大器軌到軌擺動可能會超出邏輯供電軌，很可能會破壞邏輯電路，引起短路后還可能會破壞運算放大器。
? ?? ???有三種邏輯電路必須考慮，即ECL、TTL和CMOS——
? ?? ???ECL是一種極快的電流導引邏輯系列?；谏鲜鲈颍攽弥猩婕癊CL的最高速度時，運算放大器不太可能會用作比較器，因此，通常只需注意從運算放大器的信號擺幅驅動 ECL邏輯電平，因雜散電容造成的額外速度損失并不重要。只需采用三個電阻即可，如圖 2所示。
? ?? ???圖2：驅動ECL邏輯電路的運算放大器比較器
? ?? ???圖中選用了R1、R2和R3，當運算放大器輸出為正值時，柵級電平為–0.8 V，當輸出較低 時，柵級電平為–1.6 V。ECL有時候采用正電源而不是負電源(即另外一個供電軌接地)，采用的基本接口電路相同，但是數值必須重新計算。
? ?? ???雖然CMOS和TTL輸入結構、邏輯電平和電流差別很大(盡管有些CMOS明確規定可以采用 TTL輸入電平工作)，但由于這兩種邏輯電路都在邏輯0(接近0 V)和邏輯1(接近5 V)時工作，因此非常適合采用相同的接口電路。
圖3：驅動TTL或CMOS邏輯電路的運算放大器比較器
? ?? ???最簡單的接口采用單個N溝道MOS晶體管和一個上拉電阻RL，如圖3所示。用NPN晶體管、RL ，外加一個晶體管和二極管也可以組成類似的電路。這些電路簡單、廉價且可靠，還可以連接多個并聯晶體管和一個RL ，實現“線或”功能，但是0-1轉換的速度取決于RL 值和輸出節點的雜散電容。RL 值越低，速度越快，但是功耗也會隨之增加。通過采用兩個 MOS器件、一個P溝道和一個N溝道，可以組成一個只需兩個器件的CMOS/TTL接口，每種狀態下都沒有靜態功耗(參見圖4)。
圖4：內置CMOS驅動器的運算放大器比較器
此外，只需改變器件的位置，就可以設置成反相或同相。但是，當兩個器件同時打開時，開關過程中勢必會產生較大的浪涌電流，除非采用集成高通道電阻的MOS器件，否則就可能需要使用限流電阻來減小浪涌電流的影響。該圖和圖3中的應用所采用的MOS器件柵源擊穿電壓VBGS在每個方向都必須大于比較器的輸出電壓。MOS器件中常見的柵源擊穿電壓值VBGS > ±25 V，這一數值通常綽綽有余，但是很多MOS器件內置柵級保護二極管，會減小這一數值，所以這些器件不應采用。
? ?? ???3? ?? ???
? ?? ???輸入考慮因素
? ?? ???對于用作比較器的運算放大器，還需考慮與其輸入相關的多種影響因素。工程師對所有運算放大器和比較器做出的第一級假設是：它們具有無窮大的輸入阻抗，并且可視為開路(電流反饋(跨導)運算放大器除外，這種運算放大器同相輸入端具有高阻抗，但反相輸入端只有幾十歐姆的低阻抗)。
? ?? ???但是很多運算放大器(尤其是偏置補償型運算放大器，如OP-07及其很多后繼產品)都內置保護電路，以防止大電壓損壞輸入器件。
? ?? ???其它運算放大器則內置更復雜的輸入電路，在施加的差分電壓小于幾十毫伏時只具有高阻抗，或者在差分電壓大于幾十伏時可能會損壞。因此，將運算放大器用作比較器時，如果施加大差分電壓，必須仔細研究數據手冊，才能確定輸入電路的工作方式。(采用集成電路時，務必研究數據手冊，確保其非理想特性(每個集成電路都存在一些非理想特性)兼容推薦的應用——本文中這點尤為重要。)圖5所示為內置防止大差分電壓輸入二極管的運算放大器。
圖5：具有保護功能的運算放大器輸入結構
? ?? ???當然，有一些比較器應用不存在大差分電壓，即使存在，比較器輸入阻抗相對而言也不太重要。這種情況適合將運算放大器用作比較器，其輸入電路表現為非線性，但是涉及的問題必須考慮，不能忽視。
? ?? ???對BIFET運算放大器而言，如果其輸入接近其中一個電源(通常為負電源)，幾乎都會表現異常。其反相和同相輸入可以互換。如果運算放大器用作比較器時發生這種情況，涉及的系統相位將會反轉，造成極大不便。要解決這一問題，還是必須仔細閱讀數據手冊，確定合適的共模范圍。
? ?? ???而且，沒有負反饋意味著與運算放大器電路不同，輸入阻抗不必乘以開環增益。因此，輸入電流會隨著比較器開關而變化。因此，驅動阻抗和寄生反饋對影響電路穩定性起著重要作用。負反饋往往會使放大器保持在線性區域內，正反饋則會使其飽和。
? ?? ???最后的建議
? ?? ???運算放大器設計的目的不是用作比較器，因此，不太建議這種做法。盡管如此，在某些應用中，將運算放大器用作比較器卻是正確的設計決策，關鍵是要慎重考慮后再做出決策，并確保所選運算放大器能達到預期的性能。因此，必須仔細閱讀數據手冊，認真考慮非理想運算放大器性能的影響，并計算出運算放大器參數對應用的影響。由于運算放大器以非標準方式使用，可能還必須進行某些實驗——實驗所用的放大器不一定具有典型性，因此，解讀實驗結果時不宜過于樂觀。? ?? ??